doi:10.14132/j.cnki.1673-5439.2019.05.006

一种基于新型忆阻器的识别电路

张 粮,王 宇,张小元,郭宇锋,连晓娟,肖 建,童 祎

(南京邮电大学 电子与光学工程学院,江苏 南京 210023)

摘要:文中提出了一种基于新型忆阻器的人工神经网络的硬件实现方法,通过上位机卷积神经网络对输入的图像作特征压缩,输出有限的待检测数据,采用 Altera 的 EP4CE10F17C8N 器件和多路数模转换器将数据转换为模拟信号输入到忆阻电路中,再用 MCU(Micro Control Unit)对忆阻电路的输出信号进行检测处理,并通过具体的手势识别实验证实了方法的可行性。在改进忆阻器阵列模型的基础上,设计了一种神经形态识别电路,并对该电路做出探究和应用。研究表明,所搭建的忆阻器为核心的神经网络电路成功地实现了目标手势的识别,验证了忆阻器作为新型类脑器件在图像处理方面的应用能力。

关键词:忆阻器;人工神经网络;手势识别

中图分类号:TN710.9 **文献标志码**:A **文章编号**:1673-5439(2019)05-0034-07

Recognition circuit based on new memristors

ZHANG Liang, WANG Yu, ZHANG Xiaoyuan, GUO Yufeng,

LIAN Xiaojuan, XIAO Jian, TONG Yi

(College of Electronic and Optical Engineering, Nanjing University of Posts and Telecommunications, Nanjing 210023, China)

Abstract: A hardware implementation method for artificial neural networks based on a new-type memristor is proposed. The upper computer convolutional neural network is used to compress the input image features and output finite data to be detected. Then, a EP4CE10F17C8N device from Altera and a multi-channel digital-analog converter are selected to converter the signals into the memristor circuit by the way of converting the data into analog signals. After that, the output signals are detected and processed by a micro-control unit (MCU). The experiments of specific gesture recognition proves the feasibility of the method. The paper has achieved recognition of the specific gesture by the neural network circuit with the core of memristor, thus verifying the application ability using memristor as a new type of brain-inspired device in image processing.

Keywords: memristors; artificial neural network; gesture recognition

同电子计算机相比,人脑拥有极强的信息处理、学习和记忆能力,并且具有功耗低、计算量大等优点[1-2]。利用新型类脑器件搭建类似大脑功能可处理识别信息的人工神经网络成为当今人工智能研究的热点之一[3]。相较而言,传统识别技术借助良好的软件和高性能的硬件对图像数据进行信息处理,但其在具体应用过程中仍存在有升级难度大、成本高、识别误差较大等问题[4-6],例如,当取像背景复

收稿日期:2019-03-06;**修回日期**:2019-06-24 **本刊网址**:http://nyzr.njupt.edu.cn

基金项目:国家自然科学基金(61874059)资助项目

作者简介:张粮,男,硕士研究生;童祎(通讯作者),男,博士,教授,tongyi@njupt.edu.cn

引用本文:张粮,王宇,张小元,等.一种基于新型忆阻器的识别电路[J].南京邮电大学学报(自然科学版),2019,39(5):34-40.

杂时,硬件设备会因为图像数据的特点发生失误性判断[7],面临升级的时候,往往也有成本高、难度大的问题。以上问题对硬件识别装置提出了新的挑战,因此寻求一种能改善识别装置性能的新型图像识别方法,已成为必然的选择。忆阻器件作为一种新型的类脑器件,可通过模拟人类大脑中的神经网络实现信息的存储和处理,利用其自适应性可实现识别性能的改善[8]。在已有的忆阻器识别技术研究中,文献[9]研究了关于手写体识别,探究了一种新型的阵列设计方法,但未充分考虑到忆阻器阵列中广泛存在的漏电流[10]现象;此外,在相关领域的实际应用中,还存在诸如脉冲信号编码设置类问题[11]。

本文对文献[9]和文献[11]所呈现的问题做了进一步的研究,并搭建如下系统(见图 1)作为硬件部分识别的功能。基于忆器件的可存储特性和信息处理能力,提出了一种结合忆阻器阵列、FPGA(Field-Programmable Gate Array)和微处理器的单层神经网络系统,如图 2 所示,并研究了其在图像识别方面的性能。



图 1　系统结构示意图



图 2　基于忆阻陈列的辅助识别电路

1　上位机神经网络设计

在图像识别算法中,卷积神经网络(Convolutional Neural Networks, CNN)具有很好的容错性[12],能够适应性地区分不同识别目标的标准,这使得其能够灵活地处理各种应用案例。和一般神经网络比较,CNN 的层安排在长、宽、深 3 个维度上。如图 3 所示,一般 CNN 模型包括 2 个部分:特征提取和分类[13],可实现对目标进行信息特征的提取和识别。上位机神经网络的实现过程,如图 3 所示,可分为:输入层→(卷积 + →池化层) + →全连接层 + →输出层。



图 3　上位机神经网络示意图

在本系统中,使用 PyQt5 程序框架构建用户界面,执行图像的采集和定位功能,采用 Tensorflow 框架搭建本次上位机中使用的卷积神经网络,基本结构如下:输入层(Input Layer):将手势图以灰度图像

的数据形式输入网络,特征数为 100 * 100;卷积层和池化层(Convolution and Pooling Layer):上位机包含了 6 个卷积池化层,对特征进行不断学习;输出层(Output Layer):首先在全连接层对池化结果进行运算,对 8 * 32 * 32 权重输出数据进行强化处理,最后采用 Softmax 函数输出 8 个特征结果以便于输入忆阻电路之中。

经过上位机部分多层 CNN 神经网络(见图 1)的若干卷积和池化之后,信号实现了宽度和长度的缩小与深度的增加,并由图 3 中的全连接[14]生成能够适应本文忆阻器阵列电路的待检测数据集。而以忆阻器件为核心的硬件电路实现最终特征部分的提取,即对图像信息分类的过程。

2 忆阻器特点和阵列构建

忆阻器与神经突触有着相似的工作原理,其中忆阻器的阻态可根据前后两端荷控电压的大小调整。采用忆阻器件实现人工突触的电子器件有着多值存储、非易失性和能耗低[15]等诸多优点,其搭建的电路能够将运算和存储结合在一起,有望改善计算机硬件的效率和性能[3]。

经典的 HP 忆阻模型[16],如图 4 所示,其中,G_{on} 为低阻态下的电导,G_{off} 为高阻态下的电导,其中,D 为阻变层的宽度,w 为高掺杂的区域宽度,而在其他区域,掺杂却非常低,在这种情况下,等效电导包括两个耦合可变部分,因此忆阻器的电导值可表示为

$$G_M = \frac{w}{G_{on}D} + \frac{1}{G_{off}}\left(1 - \frac{w}{D}\right) \tag{1}$$

其中,w 的宽度可由外部的偏置电压或者电流进行定向移动,考虑平均迁移率 μ_v 即均匀场中的电子线性漂移的特殊情况[17],状态变量 w 为

$$w = \mu_v \frac{q(t)}{G_{on}D} \tag{2}$$



图 4 HP 忆阻模型

因此通过改变 $q(t)$ 可定向改变忆阻的电导状况,从而得到图 5 所需的各种权重参数。

图 5 是本次实验所搭建的忆阻阵列电路原理图,采用阵列方式模拟了 5 个列式向量参数,由 8 路信号输入到输出,共 32 个类突触权重,突触前后相连,本文采取 FPGA 结合多路数模转换器提供输入信号,考虑到电压的压降问题和电路的分流作用,在实际方案中选用了性能良好的肖特基二极管[18](如图 5 中的黑色点所示)代替理想的 selector[19],防止忆阻器电路在信息处理过程中发生多路漏电流现象。并采用了将$\{V_{in\,x}\}$中的信号一一输入的方式进行点积运算,再利用微处理器的 ADC 读出输出电压(见图 3)。



图 5 忆阻阵列电路原理图

其中,W_{ij}是该电路对应的权值,G'_{Sj}是运放电路中 R_{sj}的跨导,其中 G_{Mij}是忆阻器的线下训练好的权重,使用忆阻器阵列中的各个忆阻元素表示权重 W_{ij},结合处理器的部分运算功能实现分类器,并通过该忆阻器的电路特性实现对应权重矩阵中元素 W_{ij}位置的点积计算。

$$V_{out}^{ij} = V_{in} * W_{ij} \tag{3}$$

$$V_{out\,j} = V_{in\,i}\left(1 + \frac{R_f}{R'_{Sj}}\right) \approx V_{in\,i}\frac{G_{Sj}G_{Mij}}{G_{Sj} + G_{Mij}} \tag{4}$$

3 基于分类的忆阻阵列设计

长时程可塑性的机制 STDP(Spike-Timing-Dependent Plasticity)是实现学习、记忆等功能的一种基本机制[20]。根据这种原则搭建由忆阻器设计的神经形态识别电路,主要用忆阻器模拟神经突触,并利用忆阻器的存储特性,实现神经形态计算。本节针对性地改进了实验过程和测试方式,依据图 6 所示原理图实现乘积运算;结合图 7,改进了对忆阻器件电路模拟信号输入和读取的编码方案;并通过设定标记信号的方式,实现了神经网络中的权重运算[21]。

```
If(W⁻ && V_in⁻)
        Return V_out⁺
If(W⁻ && V_in⁺)
        Return V_out⁻
If(W⁺ && V_in⁻)
        Return V_out⁻
If(W⁺ && V_in⁺)
        Return V_out⁺
```

图 6　V_{in}、W 与 V_{out} 三者的符号关系



(a) 高阻态 $R_{off}(1/G_{off})$ 下 $I \leqslant 10\ \mu A$ 脉冲持续刺激 1 000 个周期



(b) 低阻态 $R_{on}(1/G_{on})$ 下 $I \leqslant 10\ \mu A$ 脉冲持续刺激 1 000 个周期

图 7　忆阻器的阻态保持特性

3.1　突触权值方案设计

在神经元之间的信息交互中,神经元会接收来自树突突触的多个信号,并作出处理。类似地,在设计电路(见图4)中,采用忆阻器 G_M 的阻值和电路设计的方式表示神经突触的权值 W 大小,如式(2)所示。为了能够更方便地探究忆阻器件在识别电路中的稳定性能,对忆阻器件采用了列封装的形式,并采用 Cascade microtech 探针台、B1505A 功率器件分析仪与 Keithley 4200A-SCS 参数分析仪对列分装的忆阻器件进行性能测试和线下阻值准确定位,如图 5 所示,展示了本文设计忆阻器电路结构特点。

在人工神经网络设计中,突触信号 V_{in} 接收有正负之分,为此,本设计采用了一种 FPGA 同 MCU 交互的方式,可以实现与人工神经网络模型相同的功能。将神经网络中权值矩阵的正负 W^+/W^- 放置在处理器中的矩阵方程中,同输入信号 V_{in} 在忆阻器阵列点乘积运算,对于经过权重处理的信号 V_{out} 的输出如图 6 所示。通过三者的符号关系(见图 6)可得到完整乘积运算后的效果。

3.2　忆阻器阵列脉冲编码方案

忆阻器突触器件具备能模拟实现 STDP 学习规则的特点[22],突触权重的改变量 $W(\Delta t)$ 与器件的材料及脉冲的强弱、时长 Δt 有着密切的关联。

$$W(\Delta t) = \begin{cases} A_+ \exp(\Delta t/\tau_+), if\ \Delta t < 0 \\ A_- \exp(\Delta t/\tau_-), if\ \Delta t > 0 \end{cases} \tag{5}$$

其中,参数 τ_+ 和 τ_- 分别表示突触连接增强或减弱时突触前后神经元峰电位间隔的范围,A_+ 和 A_- 分别为突触权重改变的最大量和最小量。并据上述原则,通过减小脉冲刺激的周期 $T(\tau)$ 和等差增大刺激脉冲电压取值 V_{pluse} 对本次使用的忆阻器件进行电学脉冲测试,由图 7 可知,忆阻器件所能够承受的最高脉冲刺激为 0.5 V 左右,此时的阻态特征随周期的变化较为平稳,而相应地,当脉冲电压为 0.5 V 以上时,脉冲刺激所呈现的阻态变化幅度随着周期的变化明显,因而在为忆阻器电路提供输入信号时,设定最大的输入信号 $V_{in} = 0.5$ V。

设计忆阻器阵列的输入信号 V_{in}^x 时,要确定忆阻权重 V_{in}^x 在脉冲周期 T 能够承受的最大范围(0, $V_{in\text{-}max}$),为多路数模转换 LTC1665 的 V_{ef} 引脚提供参考电压。确保依次输入的 V_{in}^x 对忆阻器阵列电路中已处理好的 W_{ij} 产生权重偏移 $W(\Delta t)$。

在读取和处理信号方面,对本次使用 MCU 的采样频率 f 设置亦尽可能数倍于输入信号 V_{in}^x 的最高频率 f_M,但也需考虑读取精度。通过分频设置的采样频率为 12 MHz,将输出信号端口设置为下拉方式,维持电路正常工作电压。

3.3　忆阻阵列电路运算实现

CNN 中的卷积核可类比神经元突触,CNN 引入局部接受域结构,使得信号输入和神经元处理与其他类型的神经网络略有不同。图像经过上位机神经网络处理后的每一组输出信号都具备原图中若干个区域的信号特征,把上位机中得到的数据集信号(方阵)进行拉直处理,依次由上位机输入到 FPGA 和多路 AD 输入忆阻阵列电路进行卷积运算。输出信号向量 $\boldsymbol{S}'$ 通过与忆阻器阵列权重 W 相乘实现神经网络乘积计算,如式(6)所示。

$$\begin{bmatrix} X_{p,q} & \cdots & X_{p,q+2} \\ \vdots & \ddots & \vdots \\ X_{p+2,q} & X_{p+2,q+1} & 0 \end{bmatrix} \xrightarrow{\text{拉直处理}} \begin{bmatrix} X_{p,q} \\ X_{p,q+1} \\ \vdots \\ X_{p+2,q+1} \end{bmatrix} \Rightarrow \begin{bmatrix} W_{11} & \cdots & W_{14} \\ W_{21} & \cdots & W_{24} \\ \vdots & \ddots & \vdots \\ W_{81} & \cdots & W_{84} \end{bmatrix} \tag{6}$$

4 结果分析

根据第 3 节所述的忆阻器阵列电路和脉冲设计方案,设计了一个单层的人工神经电路结构,如图 7 所示。信号 V_{in}^{x} 每输入一次,阵列进行一次乘积操作,生成与节点数量相同的模拟信号,将所测的模拟信号 V_{out}^{ij}(图 5 中由权值 W_{ij} 处理过的信号)经过标记后,存入处理器中的 4 个模拟信号存储数组 A、B、C 和 D 中,共进行 8 次输入信号 V_{in}^{x} 的操作。

将经过忆阻阵列电路其中每一个权重点 6 的输出信号 V_{out}^{ij} 进行模数转换存入缓存,并在微处理器中进行加和操作(7)得到信号 V_{out}^{y}。对输出信号 V_{out}^{y} 进行池化(8)分类(9)的处理,最终得出显示结果 $f(v)$。

$$V_{out}^{j} = \sum_{i=1}^{8} (V_{in\,x} * W_{xj})(x = 1,2,\cdots,8) \tag{7}$$

$$h(v) = k * \{V_{out}^{1}, V_{out}^{2}, V_{out}^{3}, V_{out}^{4}\} \tag{8}$$

$$f(v) = \max\{h(V_{out}^{1}), h(V_{out}^{2}), h(V_{out}^{3}), h(V_{out}^{4})\} \tag{9}$$

4.1 算法执行过程

采用多层 CNN 结构(见图 3)和已线下训练的忆阻器件搭建的单层人工神经网络结构(见图 8)验证手势识别效果。测试中使用的手势照片数据库是随机拍摄的经典手势,共 4 类 480 张,实验中将其作为训练集训练上位机中的 CNN 网络,其他手势照片作为测试集测试训练结果以验证设计电路结构的有效性。训练过程中以 40 张图片为单位,对训练集进行多次迭代训练,对权重及偏置进行更新,得到权重最大绝对值为1.977 6,对权重进行归一化操作,在本文中采用了跨导的方式将权重比例地放置在($0 \leqslant W \leqslant 1$)内。硬件算法具体执行流程如下所示。

硬件算法执行流程

Gesture-recognition(The hardware part)

Initialize $W_{ij}(G_{Mij})$ for all i,j

For each cycle do

Initialize $V_{in}^{y} = 0, V_{in}^{x}(y \neq x)$

For each step in cycle do

Input a signal V_{in}^{x} using action AD sampling

Take an action

Receive four outputs signal V_{out}^{xj}, sign V_{out}^{xj} by the rules

$Sum_j += K * V_{out}^{xj}$

end for

end for

$f(v)_{out} = \max\{sum_1, sum_2, \cdots\}$



图 8 单层的人工神经网络结构

4.2 测试结果分析

依据实验原理,本次设计对连接的上位机和硬件电路,采用了线上输入的方式完成实验。关于上位机部分,通过选择通道数目对识别类型和数目进行设定,进而选择通道,选择手势,进行识别,最终将图像压缩后的特征数据通过 uart2 传入到 FPGA 中,如图 9 所示。



图 9 上位机界面图

如图 10 所示,FPGA 将图像压缩后的特征数据输入到 LTC1665,转化为模拟信号,输入到忆阻阵列电路中,STM32 将读取经过忆阻器电路的模拟信号和接收到的 FPGA 交互信息处理,实现判断,并最终通过 uart1 传入到显示屏上。



图 10 硬件电路展示

实验对常用的 4 种手势类型(拳头、手掌、剪刀

和 OK)进行识别,对每一个手势进行 15 次运算处理,最终可实现的测试结果如表 1 所示。

表 1　手势识别效果

手势类型	OK	剪刀	手掌	拳头
识别率/%	20	33	46	60

从表 1 可以看出,通过调整忆阻转变参数,识别效果能够呈现一定的比例状况,基本形状越简单,识别率相对越高。在操作的过程中,显示界面出现不少的误判和相差较大的判断,实际结果中最为典型的拳头识别率达 60%,其他数值偏低,而对于剪刀和 OK 手势,又因为太过相近,导致从上位机发送到忆阻器电路阵列的模拟信号大小极为相近。完成数次统计之后,再继续进一步的后期测试实验时,实验效果同前期比较,发生了 10% ~20% 的偏移,采用 Cascade microtech 探针台等仪器检测发现,所使用的忆阻器件均发生了不同程度的阻态迁移,通过改进器件的制备减少组态迁移有望在未来的研究中进一步提高识别的准确率。

5　结束语

本文研究了忆组器件搭建的单层人工神经网络模型,并构建了一种对该模型电路可在线输入测试信号的平台,通过线下调整忆阻器件的电阻转变参数,获取可变参数的忆阻阵列模型,可用于不同目标检测物的测试。设计采用了深度学习框架和现有忆阻技术相结合的方式,为忆阻技术的图像识别研究提供了一种新的思路和方案。

参考文献:

[1] PAKKENBERG B, GUNDERSENH J. Neocortical neuron number in humans: effect of sex and age[J]. Journal of Comparative Neurology, 2015, 384(2): 312 - 320.

[2] 余山. 从脑网络到人工智能——类脑计算的机遇与挑战[J]. 科技导报, 2016, 34(7): 75 - 77.
YU Shan. From brain network to artificial intelligence—opportunities and challenges of brain-like computing[J]. Science & Technology Review, 2016, 34(7): 75 - 77. (in Chinese)

[3] 殷明慧, 杨玉超, 黄如. 神经形态器件现状与未来[J]. 国防科技, 2016, 37(6): 23 - 30.
YIN Minghui, YANG Yuchao, HUANG Ru. Progress and outlook of neuromorphic devices[J]. National Defense Science & Technology, 2016, 37(6): 23 - 30. (in Chinese)

[4] 王维. 基于 ZYNQ 平台硬件加速的车牌识别技术及其应用研究[D]. 北京: 北京工业大学, 2017.
WANG Wei. License plate recognition technology based on the hardware acceleration technology on the ZYNQ[D]. Beijing: Beijing University of Technology, 2017. (in Chinese)

[5] 李金科, 王朝宇, 刘慧敏. 基于 FPGA 的乐器音色识别硬件系统设计[J]. 电子测量技术, 2018, 41(14): 117 - 121.
LI Jinke, WANG Zhaoyu, LIU Huimin. Design of musical instrument timbre recognition hardware system based on FPGA[J]. Electronic Measurement Technology, 2018, 41(14): 117 - 121. (in Chinese)

[6] 陈龙. 目标识别的硬件加速算法研究[D]. 南京: 南京航空航天大学, 2018.
CHEN Long. Research on hardware acceleration algorithm for target recognition[D]. Nanjing: Nanjing University of Aeronautics and Astronautics, 2018. (in Chinese)

[7] 蒋树强, 闵巍庆, 王树徽. 面向智能交互的图像识别技术综述与展望[J]. 计算机研究与发展, 2016, 53(1): 113 - 122.
JIANG Shuqiang, MIN Weiqing, WANG Shuhui. Survey and prospect of intelligent interaction-oriented image recognition techniques[J]. Journal of Computer Research and Development, 2016, 53(1): 113 - 122. (in Chinese)

[8] 牟庆丰. 基于忆阻神经网络的车牌识别研究[D]. 贵阳: 贵州大学, 2017.
MOU Qingfeng. Research on license plate recognition based on memristor neural network[D]. Guiyang: Guizhou University, 2017. (in Chinese)

[9] 胡飞, 尤志强, 刘鹏, 等. 基于忆阻器交叉阵列的卷积神经网络电路设计[J]. 计算机研究与发展, 2018, 55(5): 1097 - 1107.
HU Fei, YOU Zhiqiang, LIU Peng, et al. Circuit design of convolutional neural network based on memristor crossbar arrays[J]. Journal of Computer Research and Development, 2018, 55(5): 1097 - 1107. (in Chinese)

[10] 代宇. 忆阻器及其交叉阵列在数据存取和图像识别中的应用研究[D]. 重庆: 重庆大学, 2015.
DAI Yu. Application research of memristor and its crossbar array in data reading-writing and image recognition[D]. Chongqing: Chongqing University, 2015. (in Chinese)

[11] 徐桂芝, 姚林静, 李子康. 基于忆阻器的脉冲神经网络研究综述[J]. 生物医学工程学杂志, 2018, 35(3): 475 - 480.
XU Guizhi, YAO Linjing, LI Zikang. Review of the research of spiking neuron network based on memristor[J]. Journal of Biomedical Engineering, 2018, 35(3): 475 - 480. (in Chinese)

[12] 周飞燕, 金林鹏, 董军. 卷积神经网络研究综述[J]. 计算机学报, 2017, 40(6): 1229 - 1251.
ZHOU Feiyan, JIN Linpeng, DONG Jun. Review of convo-

lutional neural network[J]. Chinese Journal of Computers,2017,40(6):1229 - 1251. (in Chinese)

[13] 冯子勇. 基于深度学习的图像特征学习和分类方法的研究及应用[D]. 广州:华南理工大学,2016.
FENG Ziyong. Research and application of image feature learning and classification methods based on deep learning [D]. Guangzhou: South China University of Technology, 2016. (in Chinese)

[14] BENGIO Y, COURVILLE A, VINCENT P. Representation learning: a review and new perspectives[J]. IEEE Transactions on Pattern Analysis and Machine Intelligence, 2013,35(8):1798 - 1828.

[15] YAO P, WU H, GAO B, et al. Face classification using electronic synapses [J]. Nature Communications, 2017, 8:15199.

[16] STRUKOV D B, SNIDER G S, STEWART D R, et al. The missing memristor found[J]. Nature, 2008, 453 (7191): 80 - 83.

[17] 朱兆旻,王有航. 无源电子元件忆阻器的建模和参数分析[J]. 电子元件与材料,2014,33(8):62 - 65.
ZHU Zhaomin, WANG Youhang. Device modeling and parameter analysis of passive electronic component of the memristor [J]. Electronic Components and Materials, 2014,33(8):62 - 65. (in Chinese)

[18] ROBER F, PIERRE T, HUANG R. Fundamentals of Semiconductor Devices [M]. Beijing: Electronic Industry Press, 2010.

[19] WOO J, YU S. Comparative study of cross-point MRAM array with exponential and threshold selectors for read operation[J]. IEEE Electron Device Letters, 2018, 39(5): 680 - 683.

[20] 陈云芝,徐桂芝,周茜,等. 基于 STDP 可塑性自适应神经网络的构建及仿真研究[J]. 中国医学物理学杂志,2014,31(2):4820 - 4824,4832.
CHEN Yunzhi, XU Guizhi, ZHOU Qian, et al. Modelling and simulation of adaptive neural network based on spike timing-dependent plasticity[J]. Chinese Journal of Medical Physics, 2014, 31 (2): 4820 - 4824, 4832. (in Chinese)

[21] 邓雪,李家铭,曾浩健,等. 层次分析法权重计算方法分析及其应用研究[J]. 数学的实践与认识,2012,42(7):93 - 100.
DENG Xue, LI Jiaming, ZENG Haojian, et al. Research on computation methods of AHP weight vector and its applications[J]. Mathematics in Practice and Theory, 2012, 42(7):93 - 100. (in Chinese)

[22] WANG Z, YIN M, ZHANG T, et al. Engineering incremental resistive switching in TaOx based memristors for brain-inspired computing[J]. Nanoscale, 2016, 8 (29): 14015 - 14022.